總體：首先自我介紹，然后讓你講解一些某個項目，如果面試官感興趣的話會詢問一些項目中的內容。然后會就崗位相關的知識進行一些問題的問答。
面試官：我遇到的面試官彬彬有禮，而且很年輕，有點小帥，應該是部門里的骨干。看我的簡歷后讓我進行自我介紹，然后讓我講解一下我主要參與的項目的內容，怎樣的一個流程。
然后重點來了，詢問了兩個問題，應該是數字IC這塊很關心的，也很常見的問題

中興通信ic驗證工程師面試題

1.講一下如何對時序進行優化和約束
2.在哪些方面會對數字電路進行評價
答案的話大家找一下就好了。
我第一個問題因為項目里遇到過，然后回答的很全面，面試官應該很滿意。
第二個問題就我確實沒有遇到過，我就主動給面試官說我沒遇到過這個問題，但是我可以想一下嗎？面試官說對，你在項目里應該是沒有遇到過，可以想一下。我想了一下還以為面試官想問我關于芯片穩定性的問題，就說是不是得盡量用同步時序電路，不要用組合邏輯電路，防止出現競爭冒險情況。面試官就笑了。。可能是沒有答到點上。面試官就問我你要是買手機買啥樣的手機，我心中Os：買中興的！不多說哦都買中興的！之后面試官自己可能感覺這問題有點歧義，說除了品牌以為。我說買不卡的，他說對，這是一方面還有要買待機時間長也就是低功耗的。所以考慮的點就主要就是性能，低功耗，應該還有。
然后就是有什么想問面試官的。
總體來說，要是對自己項目很自信的話，技術面應該沒有很大障礙。硬件的技術面都沒有涉及到基本的知識點考察，主要問了項目的內容。外帶和項目相關的知識。

贊一下(0) 踩一下 查看面試題參考答案>>

第一輪面試，收到了hr的電話聯系，約了電話面試的時間，到點之后hr會打電話給你，有兩個面試官，A面試官會看你的簡歷，B面試官會聽你的自我介紹，面試官A會首先根據你的簡歷問一些相關的問題，基本是一個由淺入深的過程，然后問完以后把問題拋給B面試官，B面試官會考察一下你的SV和UVM的基本功。時間大概就是30min左右，問完以后會有一個給你反問的環節。

中興通信ic驗證工程師面試題

1.你的項目相關的問題，會逐漸深入
2.總線協議相關
3.SV的組件之間通信方式
4.UVM的phase機制
5.task和function的區別
等等一些比較簡單的問題

贊一下(0) 踩一下 查看面試題參考答案>>

一面20分鐘
HR先讓自我介紹然后問求職崗位意向
技術面問題
(1)信號的跨時鐘域同步。包括單?特和多?特，對于單?特?然?兩級寄存器同步最為?便。對于多?特，?？疾飚惒紽IFO以及握??法。要理解亞穩態的概念以及避免亞穩態的?法。
(2)說到亞穩態，就不得不說setup time 和 hold time。?定要掌握兩種時鐘約束和分析時鐘約束的?法。清楚四種路徑（輸?到輸出，輸?到寄存器，寄存器到寄存器，寄存器到輸出），并能找到關鍵路徑。會計算最?的?作頻率。
(3)分析和修復setup time validation（降低時鐘頻率，組合邏輯優化或拆分，提??作電壓） 和 hold time validation（插?buffer，更難修復）
(4)能?verilog描述常?的電路結構，如：D觸發器，計數器，分頻（奇數倍分頻，偶數倍分頻，?數分頻（如1.5倍）），同步FIFO，異步FIFO,序列檢測器（FSM實現）

中興通信ic驗證面試題

技術面問題
(1)信號的跨時鐘域同步。包括單?特和多?特，對于單?特?然?兩級寄存器同步最為?便。對于多?特，?？疾飚惒紽IFO以及握??法。要理解亞穩態的概念以及避免亞穩態的?法。
(2)說到亞穩態，就不得不說setup time 和 hold time。?定要掌握兩種時鐘約束和分析時鐘約束的?法。清楚四種路徑（輸?到輸出，輸?到寄存器，寄存器到寄存器，寄存器到輸出），并能找到關鍵路徑。會計算最?的?作頻率。
(3)分析和修復setup time validation（降低時鐘頻率，組合邏輯優化或拆分，提??作電壓） 和 hold time validation（插?buffer，更難修復）
(4)能?verilog描述常?的電路結構，如：D觸發器，計數器，分頻（奇數倍分頻，偶數倍分頻，?數分頻（如1.5倍）），同步FIFO，異步FIFO,序列檢測器（FSM實現）

贊一下(0) 踩一下 查看面試題參考答案>>